LANGAGE VHDL Spécificités du langage partie 2
LANGAGE VHDL
Spécificités du langage partie 2
**DEUXIÈME PARTIE**
VI.
Opérateurs :
**Opérateurs logique **
Ø
AND : Produit logique .
Ø
OR : Somme
logique.
Ø
NAND : Complément
du produit logique.
Ø
NOR : Complément
de la somme logique.
Ø
XOR : Ou
exclusif.
Ø
NXOR : Complément
du Ou exclusif.
**Opérateurs de tri**
Ø
=
Egalité.
Ø
/=
Inégalité.
Ø
<
Inférieur.
Ø
<=
Inférieur ou égal.
Ø
>
Supérieur.
Ø
>=
Supérieur ou égal.
**Opérateurs arithmétiques**
Ø
+ Addition.
Ø
- Soustraction.
Ø
* Multiplication.
Ø
/ Division.
Ø
& Concaténation.
Ø
Mod Modulo.
Ø
Rem Reste.
Ø
**
Exponentiel.
Ø
Abs Valeur
absolue.
**Opérateurs de décalage**
Ø
Sll
Décalage
logique à gauche.
Ø
Srl
Décalage logique à droite.
Ø
Sla
Décalage arithmétique à gauche.
Ø
Sra Décalage
arithmétique à droite.
Ø
Rol Rotation
logique à gauche.
Ø
Ror Rotation logique à droite.
**Opérateurs de signe**
Ø
+ Identité.
Ø
-
Négation.
VII.Type résolu et type non résolu :
Un signal nécessite
une résolution lorsqu'il est piloté par plusieurs valeurs simultanément.
Tous les types
définis dans une conception sont des types non résolus et le compilateur
génère un message
d'erreur si on veut les piloter par plusieurs valeurs simultanément.
Pour définir une
résolution, une fonction de résolution est nécessaire; cette fonction
retourne une valeur
bien définie pour toutes les combinaisons possibles des entrées.
VIII.Conversion de type :
Le VHDL dispose des instructions qui permettent la conversion entre les
types proches.
Pour les types qui ne sont pas proches,le VHDL utilise des fonctions de
conversion de
type.
**Conversion de type explicite**
Elle est utilisée entre deux types proches tels que:
Ø Types numériques proches: integer ou real.
Ø Des tableaux de même dimension avec des éléments proches.
<< Si deux sous-types
partagent le même type; aucune conversion n'est nécessaire>>
**Fonctions de conversion de type**
Lorsque deux types ne
sont pas proches on utilise des fonctions de conversion soit
prédéfinies, soit on
développe des fonctions propres à notre conception.
La fonction de
conversion possède comme argument un type et retourne la valeur
équivalente pour un
autre type.
IX. Le standard IEEE 1164 :
Le standard IEEE1164 contient neuf valeurs métalogiques .
Ø 'U' Non initialisé
Ø 'X' Niveau inconnu
Ø 'O' 0 logique en transmission
Ø '1' 1 logique en transmission
Ø 'Z'
Haute impédance
Ø 'W' 1 faible
Ø 'L' 0 logique en lecture
Ø 'H'
1 logique en lecture
Ø '-' Quelconque
Pour l'utilisation de
ce package, on doit ajouter avant tout couple entité- architecture les deux
lignes suivantes:
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL
Ce standard contient
deux types fondamentaux:
Ø Le
type std_logic:
type résolu
Ø Le
type std_ulogic:
type non résolu
<< Le std_logic remplace le bit >>
<<Std_logic_vector remplace le bit_vetcor>>
X.Mots clés du VHDL :
PORT
|
SRL
|
AFTER
|
LIBRARY
|
ELSE
|
POSTPONED
|
SUBTYPE
|
ALIAS
|
LINKAGE
|
ELSIF
|
PROCEDURE
|
THEN
|
ALL
|
LITERAL
|
END
|
PROCESS
|
TO
|
AND
|
LOOP
|
ENTITY
|
PURE
|
TRANSPORT
|
ARCHITECTURE
|
MAP
|
EXIT
|
RANGE
|
TYPE
|
ARRAY
|
MOD
|
FILE
|
RECORD
|
UNAFFECTED
|
ASSERT
|
NAND
|
FOR
|
REGISTER
|
UNITS
|
ATTRIBUTE
|
NEW
|
FUNCTION
|
REJECT
|
UNTIL
|
BEGIN
|
NEXT
|
GENERATE
|
RETURN
|
USE
|
BLOCK
|
NOR
|
GENERIC
|
ROL
|
VARIABLE
|
BODY
|
NOT
|
GROUP
|
ROR
|
WAIT
|
BUFFER
|
NULL
|
GUARDED
|
SELECT
|
WHEN
|
BUS
|
OF
|
IF
|
SEVERITY
|
WHILE
|
CASE
|
ON
|
IMPURE
|
SIGNAL
|
WITH
|
COMPONENT
|
OPEN
|
IN
|
SHARED
|
XNOR
|
CONFIGURATION
|
OR
|
INERTIAL
|
SLA
|
XOR
|
CONSTANT
|
OTHERS
|
INOUT
|
PORT
|
SRL
|
AFTER
|
LIBRARY
|
ELSE
|
POSTPONED
|
SUBTYPE
|
ALIAS
|
LINKAGE
|
ELSIF
|
Aucun commentaire