Header Ads

Header ADS

EXERCICES AVEC CORRIGE SUR PORTES LOGIQUE OR, AND, NAND, NOR, XOR, XNOR et YES



  EXERCICES AVEC CORRIGE SUR PORTES LOGIQUEOR, AND, NAND, NOR, XOR,  XNOR et YES


EXERCICE 1 : 
Donnez la table de vérité, le logigramme, le chronogramme, schéma électrique et la fonction logique des portes logique :
NON (NOT), ET (AND), OU (OR), NON-ET (NAND), NON-OU (NOR) et OU exclusif (XOR).

SOLUTION :

Porte logique NON (NOT) :


Table de vérité :    
  


A
B
0
1
1
0
  







Logigramme:










Chronogramme:











Schéma électrique:














Fonction : B =
En langage vhdl : B = not (A)

Porte logique OUI (YES) :


Table de vérité:


A
B
0
0
1
1
             

Logigramme:  










Chronogramme:











Schéma électrique:





Fonction : A = B
En langage vhdl : B =  A

Porte logique ET (AND) :


Table de vérité:

A
B
S
0
0
0
0
1
0
1
0
0
1
1
1












Logigramme:










Chronogramme:










Schéma électrique:















Fonction : S =A.B
En langage vhdl : S = A AND B

Porte logique OU (OR) :


Table de vérité:


A
B
S

0
0
0
0
1
1
1
0
1
1
1
1

Logigramme:










Chronogramme:













Schéma électrique:














Fonction :  S =(A͞ .B)+(A .B͞  )+(A.B)
En langage vhdl : S =  (NOT(A)  AND B) OR (A AND NOT(B)) OR (A  AND B)

Porte logique NON-ET (NAND) :


Table de vérité:


A
B
S
0
0
1
0
1
1
1
0
1
1
1
0












Logigramme:









Chronogramme:











Schéma électrique:














Fonction :  S = (A͞  .B͞  )+(A͞  .B )+(A.B͞)
En langage vhdl : S =  (NOT(A) AND NOT(B)) OR (NOT(A) AND B) OR (A AND NOT(B))

Porte logique NON-OU (NOR) :


Table de vérité:


A
B
S
0
0
1
0
1
0
1
0
0
1
1
0












Logigramme:










Chronogramme:











Schéma électrique:













Fonction : S =A͞  .B͞ 
En langage vhdl : S = NOT(A) AND NOT(B)

Porte logique OU exclusif (XOR) :


Table de vérité:


A
B
S
0
0
0
0
1
1
1
0
1
1
1
0












Logigramme:









Chronogramme:










Schéma électrique:














Fonction : S = (A͞  .B)+(A.B͞  )
 En langage vhdl : S = ( NOT(A) AND B) OR (A AND NOT(B))

Porte logique NON OU exclusif (XNOR):


Table de vérité:


A
B
S
0
0
1
0
1
0
1
0
0
1
1
1












Logigramme:









Chronogramme:











Schéma électrique:













Fonction : S = ( A͞  .B͞  + A.B)


 En langage vhdl : S = (NOT(A) AND NOT(B)) OR (A AND B)


EXERCICE 2 : 

Le fonctionnement d’nu circuit logique et décrit par la table de vérité suivante :

A
B
C
Z
0
0
0
1
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0
0
1
0
1
0
1
1
0
1
1
1
1
0
·         Donner l’expression logique de la fonction logique (Z).
·         Simplifier (Z) avec la table de karnaugh.
·         Donner le logigramme du circuit en utilisant les porte logique : (OR), (AND) et (NOT).
·         Tracer la chronogramme du circuit.

SOLUTION :


l’expression logique de la fonction logique (Z) :
Z= (A͞  . B͞  . C͞  )+(A͞  . B͞  .C)+(A͞  . B . C͞  )+(A͞  .B . C)+(A . B . C͞  )

 (Z) avec la table de karnaugh :

     AB
C
  00
  01
  11
 10
   1
   1
   1
   1
   0
   0
   1
   1
   0
  0

     Z= A͞  +B.C͞





 Logigramme du circuit en utilisant les porte logique : (OR), (AND) et (NOT) :


Chronogramme du circuit :


Aucun commentaire

Images de thèmes de Petrovich9. Fourni par Blogger.